

# 基于 $0.5\mu\text{m}$ CMOS 工艺的 PFM 调制 DC-DC 升压电路设计

施 敏, 王 强, 张士兵, 徐 晨

(南通大学 电子信息学院, 江苏 南通 226019)

**摘 要:** 采用 CSMC  $0.5\mu\text{m}$  CMOS 工艺设计了一种 PFM 调制 DC-DC 升压电路, 重点分析了基准电压源、比较器、PFM 控制电路和过流保护电路。仿真结果表明, 该电路具有低电压启动、输出电压精度高、功耗低和过流保护功能等优点。基于  $0.5\mu\text{m}$  双层多晶硅三层金属双阱 CMOS 工艺的几何设计规则实现了其版图。

**关键词:** PFM 调制; 基准电压; 振荡器

中图分类号: TN432

文献标识码: A

文章编号: 1000-7180(2010)05-0027-04

## A Design of PFM Boost DC-DC Converter in $0.5\mu\text{m}$ CMOS Technology

SHI Min, WANG Qiang, ZHANG Shi-bing, XU Chen

(School of Electronics and Information, Nantong University, Nantong 226019, China)

**Abstract:** A design of PFM boost DC-DC converter in CSMC  $0.5\mu\text{m}$  CMOS technology is described. The critical parts such as the reference generation, comparator, PFM controlled circuit and over-current protected circuit are analyzed. The simulation results show that it has advantages of low voltage start, high accuracy of output voltage, low power dissipation and over-current protection. According to a standard  $0.5\mu\text{m}$  DPTM double wells CMOS process topological design rule of CSMC, the layout of the proposed circuit is realized.

**Key words:** pulse frequency modulation; voltage reference; oscillator

### 1 引言

开关稳压电源是因其效率高、体积小等优点, 在通信、计算机及家用电器等领域得到广泛应用, 特别是现今便携式设备市场需求巨大, 高频、高可靠、低功耗、低噪声、强抗干扰和小型化成为开关电源的发展趋势<sup>[1]</sup>, 因此 DC-DC 开关电源的设计也越来越具挑战性。脉冲频率调制 (Pulse Frequency Modulation, PFM) 是 DC-DC 变换器的控制方法之一, 通过调节控制开关管通断的脉冲频率随负载变化达到使输出电压恒定。文中采用 CSMC  $0.5\mu\text{m}$  CMOS 工艺设计了一种 PFM 调制 DC-DC 升压电路, 具有低电压启动、输出电压精度高、功耗低和过流保护功能等性能。

### 2 PFM 调制 DC-DC 升压电路原理

PFM 调制 DC-DC 升压电路系统框图<sup>[2]</sup>如图 1

所示, 虚线框内为芯片原理框图。CE 为使能端, FB 为输出电压反馈采样端, LX 为开关控制端。采用内置的功率 MOSFET 作为开关管, 主要包括基准电压电路、PFM 控制电路、比较器电路、缓冲电路、保护电路等单元电路。当外部输入电压  $V_{in} \geq 0.9\text{V}$  (启动电压) 时, 电路开始正常工作, 电路内部产生一个  $1.23\text{V}$  的基准电压, 这个电压与实际输出反馈回来的电压进行比较, 输出的值控制 PFM 电路。当输出电压低于额定值时, 比较器输出高电平, PFM 控制电路正常工作, 产生一个脉冲信号经反相器后控制大功率 MOSFET 管不断导通和截止, 使输出电压上升。随着输出电压不断上升, 超过额定值时, 比较器的输出发生跳转, 变为低电平, 控制 PFM 电路停振, 使输出电压保持恒定。当对外提供负载, 输出电压低于额定值时, 比较器的输出又发生跳转, 恢复为高电平, 控制 PFM 电路恢复正常工作, 产生脉冲信

收稿日期: 2009-03-24; 修回日期: 2009-05-24

基金项目: 江苏省高校自然科学基金项目 (07KJB510091); 南通大学自然科学基金项目 (05Z040, 06Z035)

号又控制功率 MOS 管不断导通和截止,重复开始的过程,从而实现了在 DC-DC 转换稳定工作时,输出电压保持在额定值.可以通过改变反馈电阻  $R_1$  和  $R_2$  的比值,实现一系列的额定输出值.为了在动态的升压过程中获得稳定的输出,基准电压源和比较器必须是高精度的、高稳定性的.




图1 PFM调制DC-DC升压电路系统框图

### 3 电路设计

#### 3.1 基准电压源

内部基准电压对输出电压的精度和稳定性有决定性的影响,因此基准电压应该具有温度漂移小和电压抑制特性好等特点.图2为一种改进的基准电压源电路,由核心电路、曲率补偿电路<sup>[3]</sup>和PTAT电流电路三部分构成.它不同于传统结构的基准电

压源电路,因为由电阻  $R_1$  产生的 PTAT 电压是通过与二极管连接的晶体管 Q4 产生一个独立的参考电压来被反映出来的,它的值可以轻易地通过  $R_3$  与  $R_2$  的比率来控制.在这个设计中,运算放大器的设计相当关键,具体电路如图 2(b)所示,主要有运算放大器的核心电路 M8~M11,电流镜 M12~M14,电流产生电路 M14~M17,开启电路 M5~M7,输出电路 M18~M19,另外还有补偿电容  $C_1$ 、补偿电阻  $R_5$ .尽可能改善运放的增益及 PSRR,要求差分输入对管的尺寸匹配以及阈值电压匹配,另外尽可能使 M8 和 M9 匹配,以降低输入失调电压的影响.

传统结构带隙基准电压源中,温度补偿只是采用一阶.实际上,在二阶效应中, $V_{BE}$ 与温度的关系不是线性的<sup>[4]</sup>.在这个设计中,采用二阶温度补偿<sup>[5-6]</sup>,来实现非线性补偿,额外增加了电流镜 M3、电阻  $R_4$  和双极型晶体管 Q3,引入了电阻  $R_4$ ,为了达到曲率补偿.

基准电压随工作电压和工作温度的变化关系分别如图 3 所示.工作电压从 1.5V 到 6V 的范围内,基准变化量不足 0.3mV;温度从  $-40^{\circ}\text{C}$  到  $140^{\circ}\text{C}$  范围内,基准变化量不足 5mV,该温度范围内的温度系数为  $0.027\text{mV}/^{\circ}\text{C}$ .




图2 改进的基准电压源电路




图3 基准电压的抑制特性

#### 3.2 比较器

采用比较器电路是对最终输出电压的采样电压与基准电压作比较,以保证输出电压达到最终输出电压值.图4为一个迟滞比较器电路<sup>[7]</sup>.M1、M2栅极构成比较器的两个输入端,输入信号分别为基准电压  $V_{ref}$  和内部实际输出反馈回来的电压  $V_{out}$  的采样电压  $V_{fb}$ ,其中  $V_{BP}$  和  $V_{BN}$  是偏置电压信号.当输出反馈电压  $V_{fb} < V_{ref}$  时, M6 流过的电流主要通过

M2,  $I_{M2} > I_{M1}$ , 由于镜像作用,  $I_{M2} > I_{M5}$ , M7 栅电压为低电平, M7 正常工作将漏极电位抬高, 输出高电平, 后面的振荡器电路正常工作, 随着输出电压不断上升, 超过额定值时, 即  $V_{fb} > V_{ref}$  时, M6 流过的电流主要通过 M1,  $I_{M2} < I_{M1}$ , 即  $I_{M2} < I_{M5}$ , M7 栅被抬高, M7 截止, 比较器的输出发生跳转, 变为低电平, 振荡器电路关闭, 使输出电压保持恒定. 图中 M3、M4 具有迟滞作用.




图4 比较器电路

### 3.3 PFM 控制电路

PFM 控制电路由振荡器和锁存器组成, 锁存器的两个输入端为振荡器的输出和前面比较器的输出. 当前面比较器的输出为高电平时, 由振荡器输出的方波控制功率开关管的开启和关闭; 当比较器输出为低电平时, 振荡器的输出方波被屏蔽, 功率管始终关闭. 要求振荡器必须是频率固定、脉宽可调, 同时要求振荡器的频率可以控制. 采用了七级反相器构成的环形压控振荡器结构<sup>[8]</sup>, 如图5所示, 图中的PMOS管栅极接  $V_C$  起到了限流的作用,  $V_{BN}$  为偏置电压. 图6为振荡器仿真结果, 输出振荡信号的频率约为 111kHz, 占空比约为 25%.




图5 环行压控振荡器电路

### 3.4 缓冲器

采用常规缓冲器, 通过五级倒相器相连直接输




图6 振荡器仿真结果

出, 每级倒相器中晶体管的宽长比逐级增加, 驱动能力也是逐级增加, 最大驱动电流可达 100mA.

### 3.5 内置 MOS 功率管及过流保护电路

图7为内置 MOS 功率管及过流保护电路. M2 为 n-MOSFET 功率管, 其栅驱动电容约 1000pF. LX 端接外接电路, M1 为功率管的电流采样管, 流过电阻获取一个电压采样信号 OCP, EXT 端为前面缓冲器的输出, 是前面振荡器作用下的方波信号, 同时接有过流保护电路的 M4 管.  $V_b$  为偏置电压,  $V_o$  为过流保护的输出, 用来控制振荡器的导通与关断. OCP 为带有毛刺的采样信号, 并不是很单纯稳定的信号, 如果只是接 M3 而不接 M4, 那么保护电路在会接收一些毛刺信号的尖端而开启, 所以接入 EXT 方波信号, 只有当 EXT、OCP 同时为高电平时, M4、M3 导通, 过流输出为低电平, 导致  $V_o$  端连接的振荡器中的 NMOS 管被关断, 振荡器停止工作, 使输出电压保持在额定值, 这样保证了采样信号的纯净, 不被一些错误信号干扰.




图7 内置 MOS 功率管及过流保护电路

### 3.6 系统仿真

基于 CSMC 0.5 $\mu\text{m}$  CMOS 工艺的 MOS 晶体管模型, 采用 HSPICE 仿真器进行仿真. 外围元件的取值为:  $L = 47\mu\text{H}$ ,  $C_1 = 10\mu\text{F}$ ,  $C_2 = 47\mu\text{F}$ ,  $R_1 = 2\text{M}\Omega$ ,  $R_2 = 1.2\text{M}\Omega$ . 当输入电压为 1.5V, 改变负载电流的大小 ( $I_L$  为流过负载  $R_L$  的电流, 分别为 1mA 和 100mA), 输出电压稳定为 3.3V, 输出电压稳定所需时间约为 1.6ms, 如图8所示. 电路的启动电压为 0.9V, 输出电压精度  $\leq \pm 2.0\%$ , 输出典型值 3.3V 时的静态工作电流为 23 $\mu\text{A}$ , 典型温度 25 $^{\circ}\text{C}$  下的纹波范围为 3.268~3.310V.




图8  $V_{in}$  为 1.5V、负载电流为 1mA 时的输出电压波形

#### 4 版图设计

采用 CSMC  $0.5\mu\text{m}$  两层多晶硅三层金属 CMOS 双阱工艺的几何设计规则, 基于 Cadence 的 Virtuoso 版图编辑器对设计的 PFM 调制 DC-DC 升压电路进行了版图设计. 其中运算放大器的版图设计要求非常严格, 首先要求非常对称; 其次在 MOS 的边缘处加 DUMMY-MOS 管, DUMMY-MOS 管的三端都接地, 它的作用是为了核心 MOS 管能更好地工作, 有更好的性能; 在输入管的四周需加上保护电路, 使放大器能更稳定的工作. 用混合集成方法把一个功率 MOSFET 集成到芯片内部, 将功率 MOS 管与周围的 MOS 管隔离, 运算放大器的输入对管尽可能远离功率 MOS 管. 图 9 为布局布线后电路的版图. 版图面积约为  $0.7\text{mm} \times 0.67\text{mm}$ .



图9 电路的版图

#### 5 结束语

基于  $0.5\mu\text{m}$  CMOS 工艺设计了一种可以低电

压启动工作的 PFM 调制 DC-DC 升压电路, 基准电压的稳定和比较器的高精度可以使输出电压具有很高的稳定性. 仿真结果表明, 该电路可以在低电压启动工作, 低静态工作电流, 负载变化时具有稳定输出电压. 基于该工艺的几何设计规则, 对该电路进行了版图设计, 通过 DRC、ERC、LVS 等验证检查. 此电路加以简单的外围元件即可构成完整的 DC-DC 变换器, 同时也可以应用到其他 SOC 系统中.

#### 参考文献:

- [1] 孟浩, 贾晨, 陈志良. 数字控制 PFM/PWM 混合型 DC-DC 开关电源[J]. 微电子学与计算机, 2008, 25(1): 166 - 169.
- [2] 李建中, 刘其贵, 魏同立. 一种低功耗 PFM 升压型 DC-DC 开关变换器的设计[J]. 电路与系统学报, 2004, 9(3): 145 - 148.
- [3] 何捷, 朱臻, 王涛, 等. 一种具有温度补偿、高电源抑制比的带隙基准源[J]. 复旦大学学报: 自然科学版, 2001, 40(1): 86 - 90.
- [4] Leung N K, Mok P K T. A Sub - 1 - V 15ppm CMOS bandgap voltage reference without requiring low threshold voltage device [J]. IEEE Journal of Solid - state Circuits, 2002, 37(4): 526 - 530.
- [5] Annema A J. Low - power bandgap reference featuring DTMOST's [J]. IEEE Journal of Solid 2 state Circuits, 1999, 34(7): 949 - 955.
- [6] Banba H, Shiga Hi, Mrnezawa A, et al. A CMOS bandgap reference circuit with Sub - 1V operation [J]. IEEE Journal of Solid State Circuits, 1999(34): 670 - 674.
- [7] Phillip E Allen, Douglas R Holberg. CMOS 模拟集成电路设计[M]. 冯军, 译. 北京: 电子工业出版社, 2005: 178 - 182.
- [8] 张科峰, 林映嫣, 张兢, 等. 具有外同步功能的窗口比较式 CMOS 振荡器的设计[J]. 微电子学与计算机, 2007, 24(12): 183 - 186.

#### 作者简介:

施 敏 男, (1972 -), 硕士, 讲师. 研究方向为集成电路.

(上接第 26 页)

- [8] Hughes H L, Benedetto J M. Radiation effects and hardening of MOS technology: devices and circuits [J]. IEEE Transactions on Nuclear Science, 2003, 50(3): 500 - 521.
- [9] Chaocheng Chen, Sowchang Liu, Chengcheng Hsiao, et al. A circuit design for the improvement of radiation hard-

ness in CMOS digital circuits [J]. IEEE Transactions on Nuclear Science, 1992, 39(2): 272 - 277.

#### 作者简介:

李 侃 男, (1985 -), 硕士研究生. 研究方向为集成电路设计.